Тема 2.3. Микропроцессоры и микропроцессорные системы

Лабораторно-практическая работа: Структура, регистры, команды и диагностика микропроцессорной системы (Intel 8080)

1. Функциональные узлы по структурной схеме

Микропроцессор Intel 8080 представляет собой центральный процессор, оперирующий 8-разрядными байтами с 16-разрядным адресным пространством до 64 Кбайт. В его составе выделяются следующие функциональные узлы:

• Времязадающие и управляющие схемы — обеспечивают синхронизацию работы всех блоков, обработку внешних управляющих сигналов и выдачу статусной информации.

• Регистр команд — хранит код инструкции, загруженный из памяти, до момента его обработки дешифратором.

• Дешифратор команд — разбирает код инструкции на последовательность элементарных операций и передаёт их на устройство управления.

• Арифметико-логическое устройство (АЛУ) — выполняет основные математические (сложение, вычитание) и логические (AND, OR, XOR) операции над 8-разрядными числами.

• Аккумулятор (регистр A) — 8-разрядный рабочий регистр, с которым производится подавляющее большинство операций, включая арифметические, логические и сравнение.

• Рабочие регистры B, C, D, E, H, L — шесть 8-разрядных регистров для временного хранения данных; они могут объединяться в регистровые пары (B–C, D–E, H–L) для работы с 16-разрядными значениями.

• Счётчик команд (PC) и указатель стека (SP) — 16-разрядные регистры, обеспечивающие адресацию памяти. PC хранит адрес текущей инструкции, SP — адрес вершины стека.

• Шины — 16-разрядная адресная шина (A0–A15) и 8-разрядная двунаправленная шина данных (D0–D7).

2. Изменение программного счётчика PC

Программный счётчик PC автоматически увеличивается на длину текущей команды после её выборки. Для однобайтовых команд PC увеличивается на 1, для двухбайтовых — на 2, для трёхбайтовых — на 3. При выполнении команд передачи управления (JMP, CALL, RET и т. п.) PC загружается новым адресом.

Например, в простой программе, приведённой в учебном пособии СПбПУ:

3. Разбор простой последовательности команд Intel 8080

Рассмотрим программу из предыдущего пункта:

MVI d, 0 — загрузить в регистр D непосредственное значение 0. Код: 16 00. Регистр D = 00h.

MVI e, 10h — загрузить в регистр E непосредственное значение 10h. Код: 1E 10. Регистр E = 10h.

LDAX d — загрузить в аккумулятор байт из памяти по адресу, хранящемуся в паре D–E. Адрес = 0010h. Аккумулятор получает значение из ячейки 0010h.

INR e — увеличить содержимое регистра E на 1. E: 10h → 11h.

LDAX d — снова загрузить аккумулятор из памяти по новому адресу 0011h.

HLT — останов процессора.

Таким образом, программа демонстрирует последовательную загрузку двух байт из памяти в аккумулятор с использованием регистровой пары D–E в качестве указателя адреса.

4. Работа стека при CALL/RET и PUSH/POP

Стек в Intel 8080 реализован в оперативной памяти и адресуется регистром SP. Стек растёт в сторону уменьшения адресов.

Команда CALL addr (код: 11 0 0 1 1 0 1 addlo addhi) выполняет следующее:

1. Содержимое PC (адрес следующей инструкции) сохраняется в стек: сначала старший байт по адресу (SP) − 1, затем младший по адресу (SP) − 2.

2. SP уменьшается на 2.

3. PC загружается адресом перехода (add).

Команда RET (код: 11 0 0 1 0 0 1) выполняет обратное действие:

1. Младший байт PC загружается из (SP).

2. Старший байт PC загружается из (SP) + 1.

3. SP увеличивается на 2.

Команда PUSH rp (код: 11 RP 0 1 0 1) сохраняет содержимое регистровой пары в стек: SP уменьшается на 2, затем регистровая пара записывается по адресу (SP).

Команда POP rp (код: 11 RP 0 0 0 1) извлекает регистровую пару из стека: сначала читается слово по адресу (SP), затем SP увеличивается на 2.

Пример: если SP = 2000h и выполняется CALL 1234h, то после выполнения: ячейка 1FFFh = младший байт PC, ячейка 1FFEh = старший байт PC, SP = 1FFEh, PC = 1234h.

5. Методы адресации

Intel 8080/8085 обладает наименьшим числом методов адресации среди 8-разрядных микропроцессоров — каждый из 246 различных кодов инструкций работает только с одним методом адресации.

Неявная адресация — операнд подразумевается по умолчанию. Пример: CMA (инвертировать аккумулятор), RAL (сдвиг аккумулятора влево через перенос).

Прямая адресация — адрес операнда указан непосредственно в команде (два байта после кода). Пример: LDA 1234h — загрузить аккумулятор из ячейки 1234h.

Непосредственная адресация — операнд содержится в самой команде. Пример: MVI B, 55h — загрузить в регистр B значение 55h.

Регистровая адресация — операндом является содержимое регистра. Пример: MOV A, B — скопировать содержимое B в A.

Косвенно-регистровая адресация — адрес операнда хранится в регистровой паре (чаще всего H–L). Пример: MOV A, M — загрузить аккумулятор из памяти по адресу, хранящемуся в паре H–L.

6. Чтение/запись памяти и обмен с портами ввода-вывода

Чтение памяти. Команда LDA addr (код: 3 4) загружает аккумулятор содержимым ячейки памяти по адресу, указанному в байтах 2 и 3 команды. Команда MOV r, M читает байт из памяти по адресу в паре H–L и помещает его в регистр r.

Запись памяти. Команда STA addr (код: 3 4) сохраняет содержимое аккумулятора в ячейку памяти по указанному адресу. Команда MOV M, r записывает содержимое регистра r в память по адресу в паре H–L.

Обмен с портами ввода-вывода. Intel 8080 поддерживает 256 портов ввода-вывода, адресуемых отдельно от памяти. Для обмена используются специальные команды:

• IN port (код: 11 0 1 1 0 1 1 port) — читает байт из порта с указанным номером в аккумулятор.

• OUT port (код: 11 0 1 0 0 1 1 port) — выводит содержимое аккумулятора в указанный порт.

Управление операциями памяти и ввода-вывода осуществляется через внешний контроллер шины (например, 8228), который формирует сигналы MEMR, MEMW (для памяти) и IOR, IOW (для ввода-вывода).

7. Краткий вывод о взаимодействии CPU, памяти и ввода/вывода

Микропроцессорная система на базе Intel 8080 функционирует как единый комплекс, в котором CPU выполняет команды, последовательно выбирая их из памяти по адресу, хранящемуся в счётчике команд PC. Данные между CPU и памятью передаются по 8-разрядной двунаправленной шине данных, а адресация обеспечивается 16-разрядной шиной, что позволяет адресовать до 64 Кбайт памяти. Стек, размещённый в памяти, обеспечивает сохранение адресов возврата при вызовах подпрограмм и временное хранение регистров. Устройства ввода-вывода подключаются через отдельное адресное пространство из 256 портов; обмен данными с ними осуществляется командами IN и OUT, которые активируют сигналы IOR и IOW. Таким образом, CPU, память и периферийные устройства образуют трёхзвенную архитектуру, связанную общей шинной организацией, где управление потоками данных осуществляется процессором посредством системы команд и управляющих сигналов.